[디지털논리회로2] 6. 상태 축소와 할당

State Reduction and Assignment 상태 축소를 하는 이유는 사용하는 플립플롭의 갯수를 줄이게 되면 얻을 수 있는 이득이 증가하기 때문이다. 플립 플롭을 줄일수록 회로의 크기, Gate 수, 전력소모, 발열에서의 이득이 증가한다. 예로 플립플롭이 2개일 때와 3개일 때를 비교해보면 F/F 2개 : State는 00, 01, 10, 11로 총 4개의 상태가 존재하게 된다. F/F 3개 : State는 000, 001, 010, 011, 100, 101, 110, 111로 총 8개의 상태가 존재하게 된다. → 같은 동작을 하는 State들은 하나만 남겨둔다. 이 때 주의할 점은 Next State(다음 상태)가 동일하며, Ext Output 또한 동일한 값을 갖는 Present State..

• format_list_bulleted 대학과목 정리/디지털논리회로 2
• · 2022. 1. 27.
• textsms

[디지털논리회로2] 5. 유한 상태 머신

Finite State Machine 순차(Sequential) 회로에 크게는 입력(Input), 출력(Output), 그리고 상태(State)가 존재해야 한다. 이는 밀리 모델과 무어 모델 둘 다 동일하게 필요한 선행조건이며 단지 출력을 만드는 방법에서의 차이만이 존재한다. 아래 블록도를 보면 F/F Input을 만드는 데 있어 Ext Input과 State 둘 다 필요한 것을 알 수 있다. 다만 출력 부분으로 들어오는 Input을 자세히 볼 필요가 있다. 1. Mealy Model(밀리 모델) 밀리 모델에서 Ext Output을 만들기 위해서는 Ext Input과 State가 필요하다. 2. Moore Model(무어 모델) 무어 모델에서 Ext Output을 만들기 위해서는 State만을 필요로 한..

• format_list_bulleted 대학과목 정리/디지털논리회로 2
• · 2022. 1. 27.
• textsms

[디지털논리회로2] 4. 순차 논리(Sequential Logic)

순차 논리(Sequential Logic)은 크게 동기식(Synchronous)와 비동기식(Asynchronous)로 나뉜다. 단어 뜻으로 쉽게 유추할 수 있지만 그렇다면 우리는 '도대체 무엇에 동기가 되고 안되는가?'를 알아야 한다. 이전 장까지 계속 플립플롭을 배웠으며 각 플립플롭이 어떻게 작동하는지에 대해서 숙지했다. 그리고 3. JK / D / T 플립플롭 (https://shanate.tistory.com/entry/%EB%94%94%EC%A7%80%ED%84%B8%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C23-JK-D-T-%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD ) [디지털논리회로2]3. JK / D / T 플립플롭 기본적으로 많이 보게 되는 플립..

• format_list_bulleted 대학과목 정리/디지털논리회로 2
• · 2022. 1. 18.
• textsms

[디지털논리회로2]3. JK / D / T 플립플롭

기본적으로 많이 보게 되는 플립플롭은 JK / D / T이다. 플립플롭의 특성표를 암기하기보다는 F/F Input의 값이 어떻게 설정됐는지를 알 필요가 있다. 따라서 이번 장에서는 각각의 플립플롭에서 Input이 어떻게 설정되느냐에 따른 기능을 숙지할 필요가 있다. D-F/F는 가장 간단한 특성표를 가지고 있다. 기본적으로 다음 상태(Next State)가 0이 되도록 하는 Reset, 1이 되도록 하는 Set의 기능이 있다. D 플립플롭의 특성표는 다음과 같다. 특성표를 보면 알 수 있듯이, 현재 상태는 상관 없이 다음 상태를 보기만 하면 해당 플립플롭이 어떻게 작동하는지 손쉽게 확인이 가능하다. T-F/F는 D 플립플롭과 다른 기능을 가지고 있다. Store와 Toggle 기능을 하는데 현재 상태를 ..

• format_list_bulleted 대학과목 정리/디지털논리회로 2
• · 2022. 1. 16.
• textsms

근황

안녕하세요. 매일 포스팅 올릴거같이 글 쓰고 갑자기 잠적한건 아니고... 계절학기가 매일 진행되는 방식이다 보니 바로바로 정리해서 올리기가 너무 빠듯하더라구요. 일단 어제 날짜로 해서 기말까지 마치고 종강도 했습니다^^. 앞으로 2주 정도는 계속 디지털논리회로2에 대해서 포스팅을 할 예정이고요. 이제 4학년이 되는데 졸업요건 중 하나가 봉사 시간 할당량 달성하는 것도 필요할테고, 부족한 전공 공부도 해야할거같네요. 게임은 그냥저냥 다 줄이고 원신,붕괴,디제이맥스,스타1 정도 하고 있어요. 나도 막 무지성으로 과금하고 싶은데...

• format_list_bulleted Diary
• · 2022. 1. 13.
• textsms

[디지털논리회로2] 2. SR Latch

SR 래치는 NOR 게이트 또는 NAND 게이트로 구성된 회로이다. S는 Set용이면 R은 Reset용이라는 의미인데, 이 의미는 마지막까지 이 챕터를 전개하다보면 이해가 갈 것이다. S R의 인풋에 따른 아웃풋 Q와 Q'이다. 여기서 Q'란 Q와 항상 반대가 되는 값을 의미한다. 인풋 (S,R)=(1,0)이라 하였을 때 Q와 Q'를 본다. 즉, S가 1인 이상 Q의 값이 0이든 1이든 Q'는 무조건 0을 갖게된다. 이 Q'의 값은 0이기 때문에 위에 존재하는 NOR 게이트 인풋은 (0,0)이다. 따라서 결과값 Q는 1이 나오게 되기 때문에 (S,R)=(1,0)에 의한 아웃풋 (Q,Q')=(1,0)이 된다. 이 때 주의할 점은 Latch는 메모리를 가지고 있다는 것이다. 이 Q,Q'는 사라지지 않고 다음..

• format_list_bulleted 대학과목 정리/디지털논리회로 2
• · 2021. 12. 26.
• textsms