[디지털논리회로2]1. 동기식 순차 논리 기본 정의

원래대로라면 디지털논리회로1을 정리한 후에 작성하는 것이 맞지만

저의 게으름으로 인하여 지난 1년간 뭐 하나 제대로 진행을 못 했네요. 이번 계절학기 동안에는 디논회2를 정리하면서 이전에 정리하지 못했던거는 그동안 필기했던 것을 토대로 최대한 정리해보려합니다.

이전과 마찬가지로 교재는 디지털 디자인 제6판을 사용중입니다.

원제 : Digital Design with an introduction to the Verilog HDL, VHDL, and System Verilog

저자 : M. Morris Mano · Michael D. Ciletti

-----------------------------------------------------------------------------------------------------------------------------------

 

Chapter 5. Synchronous Sequential Logic (동기식 순차 논리)

 Chapter 4까지는 2진수와 부울 대수, 로직 게이트, 카노 맵을 배우고 마지막으로 콤비네이션 로직(Combination Logic)을 배우며 마무리했습니다.

 이 챕터에서는 회로를 만들었을 때 어떠한 조작을 실행했을 때 그에 따른 결과값이 어떻게 일어나는지를 이해하는 것을 목표로 둡니다. 챕터 4의 콤비네이션 로직은 이전 값의 영향이 없이 인풋-아웃풋의 관계였다면 지금부터는 메모리를 갖는다고 생각하면 편할거같습니다.

 

순차 회로의 블록도

 

이 블록도에서의 Memory Elements가 이번 챕터에서 배울 블록도이며 크게 래치(Latch)와 플립플롭(Flip-Flop, F/F)라고 불립니다.

필자는 공학인증이 깨진상태로 디논회2를 배우지 못 하고, 이후의 교과목을 들었는데 정말 머리 깨질 정도로 이번 1년은 정말 힘들었네요. 지금이라도 들어두니 다행이라 해야하나... (와장창 깨진 학점은?)

각설.

이 memory Elements의 시선으로 바라보기 때문에 조합회로에서 나가는 아웃풋 중 메모리와 관계있는 것은 인풋이 됩니다. 반대로 메모리에서 나가는 값을 아웃풋이라 하며, 우리는 이를 State라는 용어로 더 많이 불리게 될 겁니다. 그 외의 즉, 메모리와 상관없는 -조합회로에 흘러들어가고 나가는- 값들은 external로 부릅니다.

 

래치 : Level Trigger

플립플롭 : Edge 순간에서의 입력에 따라 State가 결정된다.

현재의 상태(Present State)를 Q, 미래 상태(Next State)를 Q에 ^을 씌운 형태로 쓴다.