학부 때 했던 프로젝트와 코딩을 이번에 포트폴리오 다시 작성하며 정리한건데 참...
워드로 작성은 다 한 상태인데 이걸 블로그에 올리려니 또 문제가 되네요.
아무래도 코딩을 직접적으로 쓰게 된다면 추후 누군가 대학에서 프로젝트를 할 때 베끼게 될 수가 있으니...
최대한 코딩은 안 쓰는 방식으로 정제를 한 번 해야할 듯 합니다.
'Verilog' 카테고리의 다른 글
4. 연산자 Operator (0) | 2023.07.13 |
---|---|
3. Verilog의 모듈 구조 (0) | 2023.07.13 |
2. Verilog의 벡터(Vector) 표현 및 카운터 모듈 예제 (0) | 2023.07.13 |
1. Verilog의 입·출력 / 모듈 (0) | 2023.07.03 |
0. ASIC 설계 과정 (0) | 2023.06.27 |